

Datenblatt Dynapic und Dynasim Interface-Chip DYSI-97PS/PSK/S

1 Einleitung

Der Interface-ASIC DYSI-97PS/PSK/S ist ein komplexer Interface-Chip in CMOS Technologie, der speziell zum Aufbereiten von Dynapic- und Dynasim-Signalen bestimmt ist. Ein IC kann maximal 8 Signale aufbereiten. Es können mehrere ICs zusammengeschaltet werden, womit fast beliebig viele Signale aufbereitet werden können. Es stehen 3 Gehäusevarianten zur Verfügung:

- der DYSI-97PS, geliefert im Gehäuse SOIC28, MS-013-AE, hat alle Optionen, im Speziellen alle 8 Parallelausgänge und je einen seriellen Ein- und Ausgang (bei Anwendungen, in welchen der DYSI-97PS eingesetzt wird, kann auch der DYSI-97PSK implementiert werden),
- der DYSI-97PSK, geliefert im Gehäuse QSOP/SSOP28, MO-137-AF, hat alle Optionen, im Speziellen alle 8 Parallelausgänge und je einen seriellen Ein- und Ausgang,
- der DYSI-97S, geliefert im Gehäuse SO16N, MS-012-AC, stellt nur den seriellen Ausgang zur Verfügung.

2 Anwendungsbereiche

Der Interface-ASIC DYSI-97PS/PSK/S ist speziell nützlich, wenn mindestens einer der folgenden Punkte erfüllt ist:


- Für Dynapic, falls Langzeit erforderlich.
- Für Dynapic, falls Entprellung erforderlich.
- Für Dynapic, falls unterschiedliche Dynapic-Elemente, oder mehrere Dynapic-Elemente pro Taste verwendet werden.
- Für Dynasim, da diese Signale im Allgemeinen viel schwächer als Dynapic-Signale sind und dadurch ohne Spezialschaltungen schwieriger aufzubereiten sind.

3 Beschreibung

3.1 Allgemeine Beschreibung

- Mit dem Einschalten der Spannung wird im DYSI-97 ein RESET ausgelöst, der alle Zähler auf 0 setzt und die Eingänge während 55ms auf VSS kurzschliesst. Danach beginnt die Schaltung im Normalbetrieb zu laufen.
- Die 8 Dynapic- und Dynasim-Signal-Eingänge sind intern mit geschalteten Stromquellen gegen VDD und mit geschalteten Stromsenken gegen VSS=0V verbunden. Damit sollen diese Eingänge mit den daran angeschlossenen Dynapic- oder Dynasim-Elementen konstant auf die Spannungs-Schaltschwelle „V_{GUARD}“ = 0,6V geregelt werden. Die Eingänge werden alle 1,7ms abgetastet und die Anzahl der positiven Zustände werden gezählt. Sind nach 7-maligem Zählen mindestens 6 positive Zustände gezählt worden, wird ein "1"-Signal an die Entprellschaltung weitergegeben. Erhält die Entprellschaltung mindestens 3 mal nacheinander das gleiche Signal, so wird der Ausgang entsprechend umgeschaltet. Ist der Ausgang aktiv, so werden die Stromquellen und -senken der Eingänge solange abgeschaltet, bis der Ausgang wieder in den passiven Zustand zurückfällt, oder bis die Zeitlimite von 24s abgelaufen ist. Das Abschalten der Stromquellen und -senken bewirkt, dass an den entsprechenden Eingängen keine Ladungen mehr verbraucht werden, und somit eine positive Spannung an den Eingängen stehen bleiben kann, was zum Halten des eingeschalteten Zustandes („Langzeit“) führt. Dieses Abschalten der Stromquellen und -senken kann mit dem Eingang „TLIM“ auf ca. 0.2s verkürzt werden. Wird mit dem reaktivieren der Stromquellen und Stromsenken kein Abschalten der Eingänge erreicht, so werden diese nach 36s wie beim Einschalt-Reset für 55ms auf VSS geschaltet.
- Die Schaltschwelle (0,6V) wird intern generiert und auch als Signal "GUARD" nach Aussen geführt. Dieser auf ca. 4,5µA strombegrenzte Ausgang ist gleichzeitig ein Eingang, auf den von Aussen eine andere Spannung als Schaltschwelle aufgebracht werden kann.

- Die 8 Ausgangssignale können parallel ausgelesen werden (aktiv "0"), wenn das Signal „ENABLE“ aktiv ("0") ist. Mehrere DYSI-97PS können parallel geschaltet werden, indem jeweils die entsprechenden Ausgänge zusammengeschaltet werden und die „ENABLE“ einzeln aktiviert werden.
- Die Ausgangssignale können auch seriell ausgelesen werden. Dabei wird das Ausgabe-Schieberegister über „SERCLK“ geladen und getaktet, und die Daten werden auf „SEROUT“ der Reihe nach ausgegeben. Wird „SERCLK“ eine minimale Zeit t_{load} auf "1" gesetzt, so wird das Ausgabe-Schieberegister geladen und das erste Bit erscheint auf "SEROUT", danach werden die Daten immer auf die steigende Flanke von „SERCLK“ weitergeschaltet und auf „SEROUT“ der Reihe nach ausgegeben. Mehrere DYSI-97PS können in Serie geschaltet werden, indem jeweils „SERIN“ die Daten des vorhergehenden „SEROUT“ aufnimmt.



- Das Ausgangssignal „ACTIV“ ist immer dann aktiv ("0"), wenn mindestens ein Tasten-Signal aktiv ist.
- Der interne Oszillator wird extern mit einem Widerstand R_{OSC} und mit einem Kondensator C_{OSC} beschaltet und soll dann eine Frequenz von 75kHz produzieren. Alternativ kann aber auch eine externe Frequenz über einen Kondensator eingekoppelt werden.
- Die Entprellung filtert Frequenzen über ca. 30Hz aus, dabei können allerdings, bedingt durch die Sampling-Technik, bestimmte Frequenzen zu Störungen führen, nämlich: $f=586\text{Hz}$ ($1:1,7\text{ms}$) und ganzzahlige Vielfache davon. Deshalb muss in einem System, das eine dieser kritischen Frequenzen enthält, die Oszillatorfrequenz etwas verschoben werden.
- Die Einschalt-Schaltswelle für die Eingangssignale ist durch die Ladungsmenge bestimmt, welche die Stromsenken während $7 \cdot 3 \cdot 1,7\text{ms} = 36\text{ms}$ im Durchschnitt verbrauchen. Das Einstellen der Einschalt-Schaltswelle erfolgt über 2 Eingänge „DL“ und „DH“. Diese Eingänge können entweder niederohmig ($0\Omega \dots 22\text{k}\Omega$) oder hochohmig ($330\text{k}\Omega \pm 30\%$) die Zustände „1“ oder „0“ einnehmen, was total 16 Zustände ergibt (siehe Tabelle 1). Die möglichen Schaltschwellen ergeben eine geometrische Reihe, mit einem Faktor von ca. 1,65.

Tabelle 1: Einstellen der Schaltschwelle für eine bestimmte Kraft

Bereich		Anschluss DL	Anschluss DH	Schalt- schwelle	Strom- mittel- wert ¹	Kraft für Dynapic metallic	Kraft für Dynasim PC 0,5mm
0	A1			60pC	1,7nA		
1	A2			100pC	2,8nA		
2	A3			160pC	4,4nA		
3	A4			260pC	7,2nA		
4	B1			414pC	12nA		0.2 N
5	B2			700pC	19nA		0.35 N
6	B3			1,1nC	31nA		0.65 N
7	B4			1,8nC	50nA		0.9 N
8	C1			2,9nC	79nA	0.25 N	1.5 N
9	C2			4,9nC	135nA	0.4 N	2.5 N
A	C3			7,7nC	214nA	0.65 N	
B	C4			12,4nC	345nA	1.0 N	
C	D1						
D	D2			20nC	0,56μA	1.7 N	
E	D3			33nC	0,91μA	2.8 N	
F	D4			54nC	1,50μA	4.5 N	
				87nC	2,42μA	7.3 N	
Diese Werte gelten für eine Oszillatorfrequenz von 75kHz und eine Versorgungsspannung von 5V.							

¹ Die Stromimpulse haben folgende Werte:

- für die Bereiche A & B I=70nA
- für die Bereiche C & D I=3,4μA

3.2 Beschreibungen der Anschlüsse

VDD	Positive Versorgungsspannung des ASICs (typisch VDD = 5V).
VSS	Negative Versorgungsspannung des ASICs (typisch Masse = 0V).
INP0..INP7	Eingänge, welche an die Dynapic- und Dynasim-Tasten angeschlossen werden. Unbenutzte Eingänge sollten auf VSS geschaltet werden.
DH, DL	Eingänge zum Einstellen der Ladungs-Schaltschwelle.
GUARD	Aus-/Eingang, der die Spannung der Schaltschwelle ausgibt. Die Spannung an diesem Ausgang kann als „Guard-Ring“ benutzt werden. Eine andere Schaltschwellenspannung kann über diesen Eingang aufgeprägt werden.
OSC	Oszillator Eingang, als Knoten für das externe RC-Glied ($R_{osc}=330k\Omega$ an VDD, $C_{osc}=33pF$ an VSS), oder zum Anschliessen eines externen Taktes (nur AC-gekoppelt, über einen Kondensator).
TLIM	Eingang zum Wählen der maximalen Dauer, die ein Signal aktiv sein kann, wenn eine Taste gedrückt ist. TLIM = "1" => $t=24s$. TLIM = "0" => $t=0,2s$.
SERIN	Serieller Eingang des Schieberegisters. Werden mehrere ASICs seriell zusammengeschaltet, nimmt dieser Eingang das Signal seines Vorgängers auf. Das erlaubt es, alle Zustände aller seriell verbundenen ASICs als einen seriellen Datenstrom zu lesen. Der Eingang ist aktiv-"0" mit einem internen "pull-up"-Widerstand von $550k\Omega$.
SEROUT	Serieller Ausgang des Schieberegisters, aktiv-"0". SEROUT = 0" => die entsprechenden Tasten sind gedrückt.
SERCLK	Schieberegister Takt. Das Schieberegister wird zuerst geladen und dann werden die Daten auf die positiven Flanken weitergeschoben. Es besteht eine Verbindung von $300k\Omega$ zum internen Signal „ACTIV“ (pull-up, wenn „ACTIV“ passiv ist und pull-down wenn „ACTIV“ aktiv ist).
ENOUT	Eingang zum Aktivieren der parallelen Ausgänge, aktiv-"0" mit internem "pull-up"-Widerstand von $550k\Omega$.
OUT0...OUT7	Parallele Ausgänge der Schalterdaten, aktiv-"0". OUTN="0" => die entsprechenden Tasten sind gedrückt.
ACTIV	Dieser "open-drain"-Ausgang ist immer dann aktiv-"0", wenn mindestens eine Taste gedrückt ist. Das interne Signal „ACTIV“ ist über einen Widerstand von $300k\Omega$ mit dem Anschluss SERCLK verbunden.

4 Technische Daten

4.1 Grenzwerte

	Symbol	Min.	Max.	Unit	Remarks
Supply voltage	V_{DD}	-0.5	8	V	
Max. voltage on the general pins	V_i		$V_{DD}+0.5$	V	
Max. voltage on the Dynapic signal pins	V_i		10	V	
DC input current (Dynapic signal pins)	I_i		+1 / -30	mA	
DC input current (general pins)	I_i		+/-30	mA	
Storage temperature range	T_{STOR}	-55	125	°C	
Lead temperature (soldering 10s)	T_L		260	°C	
Power dissipation	P_D		300	mW	

4.2 Betriebswerte

	Symbol	Min.	Typ.	Max.	Unit	Remarks
Supply voltage	V_{DD}	2.7	5	6	V	
Quiescent device current (Ruhestrom)	I_i		100	200	μA	$V_{DD} = 5V$
Operating temperature (only in "Pulse-Mode" => $T_{LIM} = "0"$)	T_A	-40	25	+85	°C	
Mit erhöhter Temperatur steigen die Eingangsleckströme an, damit ist die maximale Signaldauer von 24s bei Temperaturen über 50°C nicht mehr gewährleistet.						

4.3 DC Daten

(Alle Spannungen bezogen auf VSS, VDD=5V)

Pin Name	Symbol	Characteristic	Min.	Typ.	Max.	Unit	Remarks
VDD	V	power supply		5		V	
SIG0...SIG7	V_i	threshold voltage		0.6		V	Set by V_{GUARD}
	V_{iclamp}	positive input clamp voltage	11	17		V	Independent of VDD
	I_{il}	input leakage current	-10	+/-1	+10	pA	Switch active, @ 25°C, not tested
	I_{in}	input current range (average)	1.67		2420	nA	Switch not active ²
	I_{in_puls}	A & B range		+/-70		nA	
	I_{in_puls}	C & D range		+/-3.4		μA	
GUARD	I_{sink}			4.5		μA	
	V_{th_typ}			0.6		V	internal
	V_{th}		0.2		3.8	V	from external
digital inputs	V_{ith}	threshold voltage	1.5	2.5	3.5	V	
	I_{il}	input leakage current	-10		+10	nA	
	R_{pullup}	input pull up resistor		550		kΩ	SERIN & ENOUT
	R_{in}	input resistor		300		kΩ	SERCLK
outputs	V_{oh}	output high voltage	4.8			V	$I_{out} = -1mA$
	V_{ol}	output low voltage			0.2	V	$I_{out} = 1mA$
	I_{oh}	output high current	-6	-12		mA	$V_{out} = 4V$
	I_{ol}	output low current	6	12		mA	$V_{out} = 1V$
	V_{POR}	POR threshold	1.5		2.5	V	
	V_{ESD}	max. ESD voltage			2	kV	

² Die Eingangsströme und damit auch die Schaltschwellen variieren proportional zur Spannung. Das bedeutet, dass bei tieferer Spannung weniger Eingangsstrom fließt, und damit auch weniger Ladung zum Schalten nötig ist.


4.4 AC Daten

PIN Name	Symbol	Characteristic	Min.	Typ.	Max.	Unit	Remarks
OSC	f_{osc}	clock frequency	20	75	300	kHz	


(Alle Zeitangaben für eine Taktfrequenz von 75kHz)³

Pin Name	Symbol	Characteristic	Min.	Typ.	Max.	Unit	Remarks
SIG0...SIG7	f_{sample}	sample frequency		586		Hz	
	t_{delay}	turn on & turn off delay time	24		48	ms	
	$t_{debounce}$	debounce time			24	ms	Max. puls length, that is not detected.
	t_{lim1}	limit of the turn on time		24		s	TLIM="1"
	t_{lim0}	limit of the turn on time		0.15		s	TLIM="0"
	f_{max}	max. input signal frequency, that is not detected		30		Hz	at 50% duty cycle
	$f_{critical}$	lowest critical frequency	555	586	615	Hz	
	t_{reset}	reset time		55		ms	internal reset
SERCLK	t_{load}	time for shift register load	1.7			ms	
	t_{HCLK}	Clock pulse HIGH	0.5		500	μs	
	t_{LCLK}	Clock pulse LOW	0.5			μs	
	$t_{clk-out}$	time from clock to output	100	200	400	ns	
OUT0... OUT7	f_{clk}	shift register clock frequency		10	1000	kHz	
	t_{en}	output turn on time	10	35	100	ns	
	t_{hz}	output turn off time	10	20	100	ns	

Abhängigkeit der Schaltschwelle von der Speisespannung:




Abhängigkeit der Schaltschwelle von der Oszillatorfrequenz:




³ Die Zeitangaben beziehen sich auf eine Oszillatorfrequenz von 75kHz. Ändert diese, so ändern sich die Zeiten entsprechend.

4.5 Anschlussbelegungen (von oben gesehen)

DYSI-97PS (SOIC28, MS-013-AE)
DYSI-97PSK (QSOP/SSOP28, MO-137-AF)



DYSI-97S (SO16N, MS-012-AC)



4.6 Mechanische Zeichnung





FIGURE 2



JEDEC MS-013-AE = SOIC28 = PS

JEDEC MO-137-AF = QSOP/SSOP28 = PSK

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
A	2.35	—	2.65	
A1	0.10	—	0.30	
A2	2.05	—	2.55	
b	0.31	—	0.51	7,8
b1	0.27	—	0.48	7,8
c	0.20	—	0.33	7
c1	0.20	—	0.30	7
E	10.30 BSC			
E1	7.50 BSC			3,4
e	1.27 BSC			
L	0.40	—	1.27	
L1	1.40 REF			
L2	0.25 BSC			
R	0.07	—	—	
R1	0.07	—	—	
h	0.25	—	0.75	9
Ø	0"	—	8"	
Ø1	5"	—	15"	
Ø2	0"	—	—	
NOTE	1,2			
REF	11-614s			
ISSUE	D			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.33			
ccc	0.10			
ddd	0.25			
eee	0.10			
fff	0.20			
NOTE	1,2			
REF	11-614s			
ISSUE	D			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.33			
ccc	0.10			
ddd	0.25			
eee	0.10			
fff	0.20			
NOTE	1,2			
REF	11-614s			
ISSUE	D			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.33			
ccc	0.10			
ddd	0.25			
eee	0.10			
fff	0.20			
NOTE	1,2			
REF	11-614s			
ISSUE	D			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
A	0.053	—	0.069	
A1	0.004	—	0.010	
A2	0.049	—	0.065	
b	0.008	—	0.012	7,8
b1	0.008	0.010	0.011	7,8
c	0.006	—	0.010	7
c1	0.006	0.008	0.009	7
E	0.238 BSC			
E1	0.154 BSC			3,4
e	0.025 BSC			
L	0.016	—	0.050	
L1	0.041 REF			
L2	0.010 BSC			
R	0.003	—	—	
R1	0.003	—	—	
h	0.010	—	0.020	9
Ø	0"	—	8"	
Ø1	5"	—	15"	
Ø2	0"	—	—	
NOTE	1,2			
REF	11.11-627			
ISSUE	B			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.004			
bbb	0.008			
ccc	0.004			
ddd	0.007			
eee	0.004			
NOTE	1,2			
REF	11.11-627			
ISSUE	B			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.004			
bbb	0.008			
ccc	0.004			
ddd	0.007			
eee	0.004			
NOTE	1,2			
REF	11.11-627			
ISSUE	B			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.004			
bbb	0.008			
ccc	0.004			
ddd	0.007			
eee	0.004			
NOTE	1,2			
REF	11.11-627			
ISSUE	B			

JEDEC MS-012-AC = SOIC16N = S

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
A	1.35	—	1.75	
A1	0.10	—	0.25	
A2	1.25	—	1.65	
b	0.31	—	0.51	7,8
b1	0.28	—	0.48	7,8
c	0.17	—	0.25	7
c1	0.17	—	0.23	7
E	6.00 BSC			
E1	3.90 BSC			3,4
e	1.27 BSC			
L	0.40	—	1.27	
L1	1.04 REF			
L2	0.25 BSC			
R	0.07	—	—	
R1	0.07	—	—	
h	0.25	—	0.50	9
Ø	0"	—	8"	
Ø1	5"	—	15"	
Ø2	0"	—	—	
NOTE	1,2			
REF	11-613s			
ISSUE	D			


SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.20			
ccc	0.10			
ddd	0.25			
eee	0.10			
NOTE	1,2			
REF	11-613s			
ISSUE	D			

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.20			
ccc	0.10			
ddd	0.25			
eee	0.10			
NOTE	1,2			
REF	11-613s			
ISSUE	D			


SYMBOL	COMMON DIMENSIONS			NOTE
	MIN	NOM	MAX	
aaa	0.10			
bbb	0.20			
ccc	0.10			
ddd	0.25			
eee	0.10			
NOTE	1,2			
REF	11-613s			
ISSUE	D			

5 Beispiele


5.1 Beispiel für 8 Signale parallel Dynapic




5.2 Beispiel für mehr als 8 Signale parallel Dynapic




5.3 Beispiel für 8 Signale parallel Dynasim




5.4 Beispiel für mehr als 8 Signale parallel Dynasim




5.5 Beispiel für 8 Signale seriell Dynapic und Dynasim



5.6 Beispiel für mehr als 8 Signale seriell Dynapic



5.7 Beispiel für mehr als 8 Signale seriell Dynasim



6 Optionale Beschaltungen


6.1 Optimierung des EMV-Verhaltens

6.1.1 Änderung der Oszillatorfrequenz

Erweist sich die Standardbeschaltung des DYSI-97 als zu wenig EMV-fest, so kann die Oszillatorfrequenz erniedrigt werden. Der Oszillator-Widerstand R_{OSC} wird zu diesem Zweck von 330k Ω auf 470k Ω erhöht, damit wird die Frequenz von 75 kHz auf ca. 52 kHz erniedrigt. Damit werden die Schaltschwellen und die Entprellzeiten um ca. 40% angehoben. Der Vorteil dieser Schaltung ist, dass die Schaltung elektrisch robuster wird, ohne die Härte der Tasten fühlbar zu beeinflussen. Allerdings können die Tasten nicht mehr durch kurzes Anklopfen betätigt werden.

6.1.2 Änderung der Guard-Beschaltung

In manchen Anwendungen erweist sich die Beschaltung der Guard-Leitung, die ja auf die Tastatur geführt wird, als zu wenig EMV-fest. In diesen Fällen kann folgende Schaltung eine Verbesserung bringen.




Die Diode D1 kann dabei eine Signaldiode, mehrere Signaldioden, oder eine Zenerdiode sein. Die Spannung GUARD sollte dabei im Bereich von 0.7 V bis 3 V liegen.

6.1.3 Hinzufügen von Kondensatoren

In manchen Anwendungen kann sich auch das Beschalten der Signal-Eingänge mit Kondensatoren und/oder Widerständen als nötig erweisen.

Das nebenstehende Schema zeigt nun eine Schaltung, bei der alle oben genannten optionalen EMV-Verbesserungen eingezeichnet sind.



6.2 Optionale Beschaltung nur für Dynapic

Wird sehr hart auf eine Dynapic Tastatur geschlagen, kann die Schaltung DYSI-97 unter gewissen Bedingungen (viel Signalspannung) Langzeitsignale auslösen. Dieser Effekt rührt daher, dass die Eingangsschutz-Diode Strom gegen 0V ableitet, wenn die Eingangsspannung ca. 0,4V negativer als VSS=0V wird. Dadurch lädt sich das Piezoelement positiv auf und diese Ladung kann als Signal gewertet werden. Dieser Effekt kann durch eine der beiden folgenden Massnahmen weitgehend verhindert werden.

1. Die Guard-Spannung wird höher gelegt, z.B. auf 3V. Damit wird die Ruhespannung an den Eingängen auch von 0,6V auf 3V angehoben und eine Eingangsdiode wird erst leitend, wenn die Signalspannung negativer als ca. 3,4V wird, bezogen auf die Guard-Spannung. Gleichzeitig wird die Guard-Spannung als gemeinsamer Leiter für die Tastatur verwendet, damit in Ruhe keine Spannung über den Piezoelementen anliegt.
2. Da beim DYSI-97S die Guard-Spannung nicht zur Verfügung steht, muss hier ein allfälliges Problem mit der Beschaltung der Signal-Eingänge behoben werden. Dazu kann pro Eingang ein Widerstand von 470kΩ in Serie geschaltet, und ein Kondensator von 4,7nF gegen VSS parallel geschaltet werden. Damit wird einerseits der Strom durch die Eingangsdiode sehr stark begrenzt und andererseits werden die impulsförmigen Ströme der Eingangsschaltungen geglättet.

